Microprocesseur 8085 : interruptions, fonctions et 7 faits

Définition de l'interruption:

"L'interruption est le processus de génération d'un arrêt momentané pendant l'exécution du programme et permet aux périphériques d'accéder au microprocesseur"

Architecture 8085

Types d'interruptions:

Types d'interruptions en fonction du retard:

• Masquable
• Non masquable

Types d'interruptions selon le regroupement:

• vecteur
• Non vectoriel

Types d'interruptions selon la priorité:

• PIÈGE
• 7.5 RST
• 6.5 RST
• 5.5 RST

Schéma fonctionnel des interruptions 8085:

Qu'est-ce que le masquage?

Masquage peut être implémenté pour les 4 interruptions matérielles - RST 7.5, RST 6.5, RST 5.5 et INTR. Dans cette figure, TRAP est NMI (Interruption non masquable).

RST 7.5 seul a un F / F pour reconnaître sa transmission de bord. Le masquage d'interruption peut être effectué à l'aide de l'instruction SIM. En outre, une interruption séparée permet F / F est disponible pour masquer ou autoriser les interruptions.

• Les interruptions masquables sont masquées par défaut au moyen du signal de réinitialisation.
• L'interruption peut être activée par l'exécution de l'instruction EI. Ainsi, pour activer les interruptions, après avoir obtenu le microprocesseur, l'instruction EI doit être utilisée dans le microprocesseur 8085.
• Les 3 interruptions RST pourraient être masquées en chargeant la variété de mot appropriée dans l'accumulation et en implémentant l'instruction SIM. C'est ce qu'on appelle le masquage logiciel.
• Toutes les interruptions masquables sont désactivées chaque fois qu'une interruption est reconnue. Il est donc essentiel d'exécuter l'instruction EI à chaque fois.
• Dans l'ensemble, les interruptions masquables peuvent être désactivées en exécutant des instructions DI. L'instruction réinitialise une validation d'interruption F / F dans le microprocesseur. Dans le but de permettre, l'instruction EI est utilisée.

PIÈGE:

• Il s'agit d'une interruption non masquable de sorte qu'elle n'a pas besoin d'être activée et ne peut pas être activée ou désactivée.
• Il est accessible à l'utilisateur
• Il est utilisé pour une situation d'urgence telle qu'une panne de courant ou une coupure d'énergie, etc.
• Il est tranchant ainsi que le niveau déclenché, c'est-à-dire que l'i / p doit monter et rester dans cette condition jusqu'à l'accusé de réception.
• TRAP a la plus haute priorité parmi tous.

RST 7.5:

• Sa priorité est juste après le TRAP.
• Il est masquable de telle sorte que le fonctionnement EI et DI peut être possible.
• Il est poursuivi pour la situation dont la priorité est juste après la situation d'urgence.
• Il s'agit d'une interruption déclenchée par un front montant.
• Il peut être déclenché avec une impulsion de très courte durée.

RST 6.5:

• Sa priorité est juste après RST 7.5.
• Les autres spécifications sont identiques à RST 7.5.

RST 5.5:

• Sa priorité est juste après RST 6.5.
• Les autres spécifications sont identiques à RST 7.5.

INTR :

• INTR est l'interruption de priorité la plus basse.
• C'est le bord ainsi que le niveau déclenché.
• Type masquable et non vectoriel.
• Les deux EI et DI peuvent être possibles dans cette situation.

Fonctionnement de l'INTR:

La séquence de flux de signal est la suivante pour que INTR passe à l'état haut.

1. 8085 autorise le statut de l'INTR, pour l'exécution d'une instruction.
2. Si le signal INTR est 1, alors 8085 terminera son instruction actuelle et une interruption active-bas sera acquittée par un ACK d'interruption.
3. Ensuite, l'adresse de l'instruction suivante sera chargée dans la pile et exécutera l'instruction reçue.

INTA :

• Ce n'est pas l'interruption qui vient d'être utilisée par le microprocesseur qui a envoyé l'accusé de réception. Le processus doit être activé par instruction.
• Pendant T₃ condition de l'extraction de l'opcode, 8085 vérifie à plusieurs reprises chaque instruction. Si une interruption est détectée, le microprocesseur terminera l'instruction d'exécution et sera prêt pour la séquence de redémarrage.
• La séquence de redémarrage réinitialise l'interruption F / F et l'INTA actif à la réception du signal.

Emplacements des appels d'interruption:

Les emplacements d'appel pour le 8085 sont

PRENDRE AU PIÈGE- 0024

RST 7.5- 003C

RST 6.5- 0034

RST 5.5- 002C

Fonctionnement SIM (définir le masque d'interruption):

La carte SIM (Set Interrupt Mask) pour 8085 est expliquée comme suit

M 5.5 - il est fondamentalement réglé sur 1 pour réinitialiser le masque 5.5

M 6.5 - il est également mis à 1 pour réinitialiser le masque 6.5

M 7.5 - il est également mis à 1 pour réinitialiser le masque 7.5

MSE - pour masquer l'interruption

R7.5 - il est réinitialisé RST 7.5 F / F

SDE - Activation des données série sur 1 pour l'envoi

SOD - données de sortie série à envoyer

EXPLICATION:

• RST 7.5, 6.5 et 5.5 sont des interruptions masquables. Les instructions EI et SIM utilisées pour les activer.
• Le BIT 0 à 2 est défini ou réinitialisé le masque pour RST 6.5, 7.5 et 5.5.
• Si un bit est mis à 1, alors l'interruption est masquée, c'est-à-dire désactivée. S'il est défini sur 0, l'interruption correspondante est activée.
• Si le bit 3 est mis à 1 pour masquer les bits 0 à 2.
• BIT 4 est un contrôle supplémentaire pour RST 7.5. S'il est réglé sur 1, le RST 7.5 est réinitialisé.
• Les bits 6 et 7 sont des données de sortie série où le bit 6 est d'activer SOD et le bit 7 peut être haut ou bas. L'instruction DI désactive toutes les interruptions.

DEMANDE EN ATTENTE:

Lorsqu'une demande d'interruption est servie, d'autres interruptions peuvent se produire, entraînant une demande en attente. Lorsque plus d'une interruption se produit simultanément, alors l'interruption ayant une priorité plus élevée a servi et l'interruption ayant une priorité inférieure reste dans l'état en attente.

Microprocesseur 8085 a une instruction supplémentaire appelée RIM (Read Interrupt Mask) pour détecter l'interruption en attente.

Fonctionnement de la RIM (réinitialisation du masque d'interruption):

RIM (Read Interrupt Mask) pour 8085 est expliqué comme suit

M 5.5:  Ce bit est mis à 1 si RST 5.5 est masqué. Les bits 0 à 2 peuvent être utilisés pour le masque d'interruption en utilisant l'instruction RIM

M 6.5: Ce bit est mis à 1 si RST 6.5 est masqué.

M 7.5: Ce bit est mis à 1 si RST 7.5 est masqué.

IE:  Il est mis à 1 si toutes les interruptions sont activées.

Je 5.5 : Il est mis à 1 lorsque RST 5.5 est en attente.

Je 6.5 : Il est mis à 1 lorsque RST 6.5 est en attente.

Je 7.5 :  Il est mis à 1 lorsque RST 7.5 est en attente.

SID :  Données d'entrée série; ce sera 1 ou 0 à des fins d'entrée.

Interruptions vectorisées:

TRAP, RST 7.5, RST 6.5, RST 5.5 (emplacement de l'appel).

INTERRUPTIONS DE LOGICIEL VS INTERRUPTIONS DE MATÉRIEL:

Qu'est-ce que Stack?

Stack

Une pile dans Microprocesseur 8085 est un ensemble d'emplacements mémoire dans la mémoire lecture-écriture spécifiés par un programmeur dans un programme principal. Ces emplacements de mémoire sont utilisés pour stocker momentanément des données binaires pendant le codage.

L'initiation de la pile est définie dans le programme en exécutant l'instruction de chargement de base telle que LXI SP. Cela charge généralement une adresse mémoire de seize bits dans le registre SP.

Types de pile:

1. PUSH
2. POP

POUSSER - Au cours de l'exécution, PUSH est nécessaire pour résoudre le problème de certains registres car les registres sont une condition préalable à une exécution supplémentaire dans un état conséquent. Ces contenus se déplacent vers un certain emplacement de mémoire par un registre de fonction spécial appelé PUSH.

Exemple-

                LXI SP, 2099H

               LXIH, 42F2H      

               POUSSER H

1. Charge le contenu de 2099H avec le registre SP qui est réservé dans la mémoire lecture-écriture en tant qu'état et l'emplacement commence à partir de 2098H en se déplaçant vers le haut pour le stockage temporaire.
2. LXI H, 42F2H décrit le chargement de la paire HL, c'est-à-dire que (42) est chargé en H et F2 est chargé en L.
3. PUSH H indique que le contenu de H c'est-à-dire 42 stocké en 2098H et le contenu de L c'est-à-dire F2 est stocké en 2097 H.

POP - Une fois cette opération terminée, ce contenu qui est sauvegardé dans le registre temporaire est retransféré vers la mémoire principale par l'opération de POP.

 Exemple -

                          LXI SP, 2099H

                          LXIH, 42F2H

                          POUSSER H

                          COMPTEUR DE RETARD

                          POPH

Le contenu de la paire de registres HL n'est pas détruit. Il est disponible du compteur de retard dans le contenu du compteur de programme. Le contenu de l'emplacement de pile supérieur indiqué par SP apparaît dans le registre L et SP augmentera de 1.

Le contenu du haut de la pile, c'est-à-dire 2097, est décalé vers 2098 et 2099 de 1 incarné et du registre temporaire le contenu se déplace vers le registre principal.

Pour en savoir plus sur le microprocesseur 8085 cliquez ici

Soumali Bhattacharya

Bonjour, je m'appelle Soumali Bhattacharya. J'ai fait un Master en Electronique.
Je suis actuellement investi dans le domaine de l'électronique et de la communication.
Mes articles se concentrent sur les principaux domaines de l'électronique de base dans une approche très simple mais informative.
Je suis un apprenant vif et j'essaie de me tenir au courant de toutes les dernières technologies dans le domaine de l'électronique.

Connectons-nous via LinkedIn –